1. 引言

集成電路相關(guān)技術(shù)作為zui具發(fā)展前景的技術(shù)，已經(jīng)成為世界zui具發(fā)展前景的高科技技術(shù)，一個(gè)國(guó)家的集成電路發(fā)展水平zui能衡量整體的科技水平，目前受到國(guó)家的高度重視，特別是關(guān)于集成電路的芯片研發(fā)領(lǐng)域。

近年來(lái)，國(guó)內(nèi)越來(lái)越多的科研機(jī)構(gòu)、高校院所、IC企業(yè)研發(fā)部門(mén)等逐步關(guān)注和從事集成電路的電磁兼容性（IC EMC）研究。

目前關(guān)于IC EMC的相關(guān)研究國(guó)外起步較早，發(fā)展較快，已經(jīng)形成比較完善的理論體系以及的測(cè)試研究設(shè)備，像歐洲的法國(guó)、德國(guó)、美國(guó)等，亞洲的韓國(guó)、日本，新加坡。

國(guó)內(nèi)的相關(guān)的IC EMC研究目前集中于高校院所，如國(guó)防科技大學(xué)、浙江大學(xué)、解放軍信息工程大學(xué)、中科院微電子所等，近年來(lái)也取得了重要成果。

2. 電磁敏感度

電磁兼容性分為電磁干擾（EMI）和電磁敏感度（EMS）。簡(jiǎn)單的說(shuō)，EMI指的是待測(cè)設(shè)備影響其它設(shè)備正常工作產(chǎn)生的電磁輻射，EMS指的是設(shè)備抵御外界電磁輻射干擾的能力。

目前關(guān)于電磁敏感度測(cè)試分為多個(gè)項(xiàng)目，如傳導(dǎo)、輻射、靜電放電、電快速脈沖群、浪涌等。本文介紹其中兩種測(cè)試方法。

3. 電磁敏感度測(cè)試方法

3.1 傳導(dǎo)抗擾度

傳導(dǎo)抗擾度測(cè)試主要分為直接功率注入法、大電流注入法。這里介紹直接功率注入法。

直接功率注入法，通過(guò)干擾源產(chǎn)生干擾脈沖，經(jīng)過(guò)功放、定向耦合器、注入網(wǎng)絡(luò)，進(jìn)而注入測(cè)試設(shè)備。通過(guò)失效判據(jù)來(lái)判斷設(shè)備的功能狀態(tài)，確定注入電壓的大小，測(cè)試框圖如圖1所示，圖2為實(shí)際設(shè)備的配置，具體配置參考IEC 62132。

圖1 測(cè)試框圖

圖2 測(cè)試設(shè)備

測(cè)試過(guò)程中，需要注意盡量按照測(cè)試標(biāo)準(zhǔn)進(jìn)行測(cè)試，另外，相關(guān)測(cè)試板的設(shè)計(jì)要充分考慮接地設(shè)置。

3.2 靜電放電

靜電放電測(cè)試是設(shè)備抗擾度測(cè)試的重要項(xiàng)目，目前關(guān)于ESD的研究，國(guó)內(nèi)起步較早，取得了不錯(cuò)的研究成果。但是ESD相關(guān)測(cè)試設(shè)備過(guò)于昂貴，  一般小型研究機(jī)構(gòu)無(wú)法從事進(jìn)一步研究，其研究成果大多集中于測(cè)試設(shè)備完備的大型科研機(jī)構(gòu)。

目前上有關(guān)于ESD測(cè)試的通用標(biāo)準(zhǔn)IEC 61000，規(guī)定了ESD脈沖的幅值和上升時(shí)間，如圖3所示，圖4為標(biāo)準(zhǔn)的ESD發(fā)生器模型。

圖3 ESD脈沖波形

圖4 ESD發(fā)生器模型

ESD測(cè)試方法簡(jiǎn)單，只需把測(cè)試探頭壓上測(cè)試引腳注入脈沖波形即可，在測(cè)試過(guò)程中，測(cè)試人員要全程穿戴接地手環(huán)，防止人體自身靜電造成干擾。